ʻO ka hōkeo kiʻekiʻe kekahi o nā mea ʻenehana o ka 'More than Moore' era.I ka lilo ʻana o nā chips i mea paʻakikī a paʻakikī hoʻi i ka miniaturise ma kēlā me kēia node kaʻina hana, ke hoʻokomo nei nā ʻenekinia i nā ʻāpana he nui i loko o nā pūʻolo kiʻekiʻe i ʻole lākou e paʻakikī hou e hoʻemi.Hāʻawi kēia ʻatikala i kahi hoʻolauna pōkole i ka 10 o nā huaʻōlelo maʻamau i hoʻohana ʻia i ka ʻenehana hoʻopihapiha holomua.
2.5D pūʻolo
ʻO ka pūʻolo 2.5D kahi holomua o ka ʻenehana hoʻopihapiha IC 2D kuʻuna, e ʻae ana i ka laina ʻoi aku ka maikaʻi a me ka hoʻohana ʻana i ka lewa.I loko o kahi pūʻolo 2.5D, hoʻopaʻa ʻia nā mea make ʻole a waiho ʻia ma kahi ʻaoʻao ma luna o kahi papa interposer me ke silika ma o vias (TSVs).Hāʻawi ke kumu, a i ʻole interposer layer, i ka pilina ma waena o nā chips.
Hoʻohana maʻamau ka pūʻolo 2.5D no nā ASIC kiʻekiʻe, FPGA, GPU a me nā cubes hoʻomanaʻo.Ua ʻike ʻo 2008 iā Xilinx i hoʻokaʻawale i kāna mau FPGA nui i ʻehā mau ʻāpana liʻiliʻi me nā hua kiʻekiʻe aʻe a hoʻopili i kēia i ka papa interposer silicon.Ua hānau ʻia nā pūʻolo 2.5D a ua lilo i mea hoʻohana nui ʻia no ka hoʻohui ʻana i ka ʻōnaehana bandwidth kiʻekiʻe (HBM).
Diagram o kahi pūʻolo 2.5D
Puke 3D
I loko o kahi pūʻolo IC 3D, hoʻopaʻa ʻia ka logic die a i ʻole me ka make storage, e hoʻopau ana i ka pono e kūkulu i nā System-on-Chips (SoCs).Hoʻopili ʻia ka make i kekahi i kekahi e kahi papa interposer ikaika, aʻo nā pūʻolo IC 2.5D e hoʻohana i nā pahu conductive a i ʻole nā TSV e hoʻopaʻa i nā ʻāpana ma ka papa interposer, hoʻopili nā pūʻolo 3D IC i nā ʻāpana he nui o nā wafers silicon i nā ʻāpana me ka hoʻohana ʻana i nā TSV.
ʻO ka ʻenehana TSV ka ʻenehana hiki ke kī ma nā pūʻolo 2.5D a me 3D IC, a ua hoʻohana ka ʻoihana semiconductor i ka ʻenehana HBM e hana i nā pahu DRAM i nā pūʻolo IC 3D.
Hōʻike ʻia kahi hiʻohiʻona cross-sectional o ka pūʻolo 3D e hoʻokō ʻia ka pilina kūpaʻa ma waena o nā pahu silika ma o nā TSV keleawe keleawe.
Chiplet
ʻO Chiplets kekahi ʻano o ka 3D IC packaging e hiki ai i ka heterogeneous integration o CMOS a me nā ʻāpana non-CMOS.I nā huaʻōlelo ʻē aʻe, he mau SoC liʻiliʻi lākou, i kapa ʻia hoʻi nā chiplets, ma mua o nā SoC nui i loko o kahi pā.
ʻO ka wāwahi ʻana i kahi SoC nui i loko o nā pahu liʻiliʻi liʻiliʻi e hāʻawi i nā hua kiʻekiʻe aʻe a me nā kumukūʻai haʻahaʻa ma mua o ka make hoʻokahi.Hāʻawi nā chiplets i nā mea hoʻolālā e hoʻohana i kahi ākea o ka IP me ka ʻole e noʻonoʻo i ka node kaʻina e hoʻohana ai a me ka ʻenehana e hoʻohana ai e hana ai.Hiki iā lākou ke hoʻohana i nā ʻano mea like ʻole, me ka silicon, aniani a me nā laminates e hana i ka chip.
Hoʻokumu ʻia nā ʻōnaehana Chiplet i nā Chiplets he nui ma kahi papa waena
Nā Pūʻolo Peʻahi
I loko o kahi pūʻolo Fan Out, hoʻokuʻu ʻia ka "pili" mai ka ʻili o ka chip e hāʻawi i ka I/O waho.Hoʻohana ia i kahi mea hoʻoheheʻe epoxy (EMC) i hoʻopili piha ʻia i loko o ka make, e hoʻopau ana i ka pono o nā kaʻina e like me ka wafer bumping, fluxing, flip-chip mounting, hoʻomaʻemaʻe, lalo a me ka ho'ōla.No laila, ʻaʻole koi ʻia kahi papa waena, e maʻalahi ka hoʻohui heterogeneous.
Hāʻawi ka ʻenehana Fan-out i kahi pūʻolo liʻiliʻi me ka I/O ʻoi aku ma mua o nā ʻano pūʻolo ʻē aʻe, a ma 2016 ʻo ia ka hōkū ʻenehana i ka wā i hiki ai iā Apple ke hoʻohana i ka ʻenehana hoʻopili TSMC e hoʻohui i kāna polokalamu noi noi 16nm a me ka DRAM mobile i loko o kahi pūʻolo no iPhone. 7.
ʻO ka pahu hoʻopāpā
Puke Kiekie Wafer Puhi-waho (FOWLP)
ʻO ka ʻenehana FOWLP kahi hoʻomaikaʻi ʻana i ka wafer-level packaging (WLP) e hāʻawi ana i nā pili waho hou aku no nā chip silika.Hoʻopili ia i ka hoʻokomo ʻana i ka puʻupuʻu i loko o kahi mea hoʻoheheʻe epoxy a laila kūkulu i kahi papa hoʻokaʻawale kiʻekiʻe kiʻekiʻe (RDL) ma ka ʻili wafer a me ka hoʻopili ʻana i nā pōpō solder e hana i kahi wafer hou.
Hāʻawi ʻo FOWLP i ka nui o nā pilina ma waena o ka pōʻai a me ka papa noi, a no ka mea ʻoi aku ka nui o ka substrate ma mua o ka make, ʻoi aku ka hoʻomaha o ka pitch die.
Laʻana o kahi pūʻolo FOWLP
Hoʻohui like ʻole
ʻO ka hoʻohui ʻana o nā ʻāpana like ʻole i hana ʻia i loko o nā hui kiʻekiʻe e hiki ke hoʻonui i ka hana a hoʻomaikaʻi i nā hiʻohiʻona hana, no laila hiki i nā mea hana semiconductor ke hoʻohui i nā mea hana me nā kaʻina hana like ʻole i loko o kahi hui hoʻokahi.
ʻO ka hoʻohui heterogeneous e like me ka system-in-package (SiP), akā ma kahi o ka hoʻohui ʻana i nā make ʻole he nui ma ka substrate hoʻokahi, hoʻohui ia i nā IP he nui i ke ʻano o Chiplets ma kahi substrate.ʻO ka manaʻo kumu o ka hoʻohui heterogeneous ka hoʻohui ʻana i nā ʻāpana he nui me nā hana like ʻole i ka pūʻolo hoʻokahi.
ʻO kekahi mau poloka kūkulu ʻenehana i ka hoʻohui heterogeneous
HBM
ʻO HBM kahi ʻenehana hoʻopaʻa waihona maʻamau e hāʻawi ana i nā kaha bandwidth kiʻekiʻe no ka ʻikepili i loko o kahi waihona a ma waena o ka hoʻomanaʻo a me nā ʻāpana pili.Hoʻopili nā pūʻolo HBM i ka hoʻomanaʻo a hoʻohui iā lākou ma o TSV e hana hou i ka I/O a me ka bandwidth.
ʻO HBM kahi maʻamau JEDEC e hoʻopili pololei ana i nā ʻāpana he nui o nā mea DRAM i loko o kahi pūʻolo, me nā mea hana noi, GPU a me SoC.Hoʻokomo mua ʻia ʻo HBM ma ke ʻano he pūʻolo 2.5D no nā kikowaena kiʻekiʻe a me nā ʻāpana pūnaewele.Hoʻopuka ka hoʻokuʻu HBM2 i kēia manawa i ka hiki a me nā palena o ka uaki o ka hoʻokuʻu mua ʻana o HBM.
Nā pūʻolo HBM
Laena waena
ʻO ka papa interposer ka ʻauwaʻa e hele ai nā hōʻailona uila mai ka multi-chip bare die a i ʻole ka papa i loko o ka pūʻolo.ʻO ia ke kikowaena uila ma waena o nā kumu a i ʻole nā mea hoʻohui, e ʻae ana i nā hōʻailona e hoʻolaha ʻia i kahi mamao a pili pū kekahi i nā kumu ʻē aʻe ma ka papa.
Hiki ke hana ʻia ka papa interposer me nā mea silika a me nā mea kūlohelohe a hana ma ke ʻano he alahaka ma waena o ka multi-die die a me ka papa.ʻO nā papa interposer silikon he ʻenehana i hōʻoia ʻia me ke kiʻekiʻe kiʻekiʻe o ka pitch I/O density a me nā mana hoʻokumu TSV a pāʻani i kahi kuleana nui i ka 2.5D a me 3D IC chip packaging.
ʻO ka hoʻokō maʻamau o kahi papa waena waena
Papa hāʻawi hou
Aia i loko o ka papa ho'olaha hou nā ho'ohui keleawe a i 'ole nā alignments e hiki ai i nā ho'ohui uila ma waena o nā wahi like 'ole o ka pū'olo.He papa ia o nā mea metala a polymeric dielectric hiki ke hoʻopaʻa ʻia i loko o ka pūʻolo me ka make ʻole, no laila e hōʻemi ana i ka spacing I/O o nā chipsets nui.Ua lilo nā papa hoʻopalapala hou i mea hoʻohui o nā hāmeʻa 2.5D a me 3D, e ʻae ana i nā chips ma luna o lākou e kamaʻilio me kekahi me ka hoʻohana ʻana i nā papa waena.
Nā pūʻolo i hoʻohui ʻia me ka hoʻohana ʻana i nā papa hoʻohele hou
TSV
He ʻenehana hoʻokō koʻikoʻi ʻo TSV no 2.5D a me 3D hoʻonā hoʻopihapiha a he wafer i hoʻopiha ʻia i ke keleawe e hāʻawi ana i kahi pilina kūpaʻa ma o ka wafer silicon die.Holo ia ma ka make holoʻokoʻa e hāʻawi i kahi pilina uila, e hana ana i ke ala pōkole loa mai kekahi ʻaoʻao o ka make a i kekahi.
Hoʻopili ʻia nā puka a i ʻole nā vias i kahi hohonu mai ka ʻaoʻao mua o ka wafer, a laila hoʻokaʻawale ʻia a hoʻopiha ʻia e ka waiho ʻana i kahi mea conductive (maʻa mau ke keleawe).Ke hana ʻia ka puʻupuʻu, ʻoki ʻia ia mai ka ʻaoʻao hope o ka wafer e hōʻike i nā vias a me ka metala i waiho ʻia ma ka ʻaoʻao hope o ka wafer e hoʻopau i ka pilina TSV.
Ka manawa hoʻouna: Jul-07-2023